МОДЕЛИРОВАНИЕ ЦИФРОВОГО СИНТЕЗАТОРА ЧАСТОТЫ С  ИСПОЛЬЗОВАНИЕМ DSP-BUILDERA

dc.contributor.author	Смагулова, Айгерим Избасаровна
dc.date.accessioned	2025-10-06T04:54:15Z
dc.date.available	2025-10-06T04:54:15Z
dc.date.issued	2016
dc.identifier.isbn	978-9965-31-764-4
dc.identifier.uri	http://repository.enu.kz/handle/enu/26595
dc.description.abstract	Статься посвящена моделированию цифрового синтезатора частоты для генерации HDL кода используя DSP-builder. Расчет выходной частоты позволяет проверить правильность моделирования устройства.	ru
dc.language.iso	other	ru
dc.publisher	Л.Н.Гумилев атындағы ЕҰУ	ru
dc.title	МОДЕЛИРОВАНИЕ ЦИФРОВОГО СИНТЕЗАТОРА ЧАСТОТЫ С ИСПОЛЬЗОВАНИЕМ DSP-BUILDERA	ru
dc.type	Article	ru